module tmpl_0_0dataflow__neuro_0_0bd2qdi_332_74_72_4(Iin_d0 , Iin_d1 , Iin_d2 , Iin_d3 , Iin_d4 , Iin_d5 , Iin_d6 , Iin_d7 , Iin_d8 , Iin_d9 , Iin_d10 , Iin_d11 , Iin_d12 , Iin_d13 , Iin_d14 , Iin_d15 , Iin_d16 , Iin_d17 , Iin_d18 , Iin_d19 , Iin_d20 , Iin_d21 , Iin_d22 , Iin_d23 , Iin_d24 , Iin_d25 , Iin_d26 , Iin_d27 , Iin_d28 , Iin_d29 , Iin_d30 , Iin_d31 , Iin_r , Iin_a , Iout_d_d0_d0 , Iout_d_d0_d1 , Iout_d_d1_d0 , Iout_d_d1_d1 , Iout_d_d2_d0 , Iout_d_d2_d1 , Iout_d_d3_d0 , Iout_d_d3_d1 , Iout_d_d4_d0 , Iout_d_d4_d1 , Iout_d_d5_d0 , Iout_d_d5_d1 , Iout_d_d6_d0 , Iout_d_d6_d1 , Iout_d_d7_d0 , Iout_d_d7_d1 , Iout_d_d8_d0 , Iout_d_d8_d1 , Iout_d_d9_d0 , Iout_d_d9_d1 , Iout_d_d10_d0 , Iout_d_d10_d1 , Iout_d_d11_d0 , Iout_d_d11_d1 , Iout_d_d12_d0 , Iout_d_d12_d1 , Iout_d_d13_d0 , Iout_d_d13_d1 , Iout_d_d14_d0 , Iout_d_d14_d1 , Iout_d_d15_d0 , Iout_d_d15_d1 , Iout_d_d16_d0 , Iout_d_d16_d1 , Iout_d_d17_d0 , Iout_d_d17_d1 , Iout_d_d18_d0 , Iout_d_d18_d1 , Iout_d_d19_d0 , Iout_d_d19_d1 , Iout_d_d20_d0 , Iout_d_d20_d1 , Iout_d_d21_d0 , Iout_d_d21_d1 , Iout_d_d22_d0 , Iout_d_d22_d1 , Iout_d_d23_d0 , Iout_d_d23_d1 , Iout_d_d24_d0 , Iout_d_d24_d1 , Iout_d_d25_d0 , Iout_d_d25_d1 , Iout_d_d26_d0 , Iout_d_d26_d1 , Iout_d_d27_d0 , Iout_d_d27_d1 , Iout_d_d28_d0 , Iout_d_d28_d1 , Iout_d_d29_d0 , Iout_d_d29_d1 , Iout_d_d30_d0 , Iout_d_d30_d1 , Iout_d_d31_d0 , Iout_d_d31_d1 , Iout_a , Iout_v , Idly_cfg0 , Idly_cfg1 , Idly_cfg2 , Idly_cfg3 , Idly_cfg20 , Idly_cfg21 , reset_B, vdd, vss); 
   input vdd;
   input vss;
   input Iin_d0 ;
   input Iin_d1 ;
   input Iin_d2 ;
   input Iin_d3 ;
   input Iin_d4 ;
   input Iin_d5 ;
   input Iin_d6 ;
   input Iin_d7 ;
   input Iin_d8 ;
   input Iin_d9 ;
   input Iin_d10 ;
   input Iin_d11 ;
   input Iin_d12 ;
   input Iin_d13 ;
   input Iin_d14 ;
   input Iin_d15 ;
   input Iin_d16 ;
   input Iin_d17 ;
   input Iin_d18 ;
   input Iin_d19 ;
   input Iin_d20 ;
   input Iin_d21 ;
   input Iin_d22 ;
   input Iin_d23 ;
   input Iin_d24 ;
   input Iin_d25 ;
   input Iin_d26 ;
   input Iin_d27 ;
   input Iin_d28 ;
   input Iin_d29 ;
   input Iin_d30 ;
   input Iin_d31 ;
   input Iin_r ;
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   input Iout_a ;
   input Iout_v ;
   input Idly_cfg0 ;
   input Idly_cfg1 ;
   input Idly_cfg2 ;
   input Idly_cfg3 ;
   input Idly_cfg20 ;
   input Idly_cfg21 ;
   input reset_B;

// -- signals ---
   wire I_inB12 ;
   wire Iin_d31 ;
   output Iout_d_d7_d0 ;
   output Iout_d_d30_d1 ;
   wire I_inB22 ;
   output Iout_d_d26_d0 ;
   wire _reset_BX ;
   wire Iin_d4 ;
   output Iout_d_d2_d1 ;
   output Iout_d_d13_d1 ;
   wire I_reset_BXX0 ;
   wire I_inB28 ;
   output Iout_d_d8_d0 ;
   wire I_inB6 ;
   wire Iin_d17 ;
   wire I_inB19 ;
   wire _out_a_B ;
   output Iout_d_d16_d0 ;
   wire I_inB10 ;
   wire Iin_d21 ;
   output Iout_d_d17_d0 ;
   wire _en ;
   wire I_inB0 ;
   output Iout_d_d2_d0 ;
   output Iout_d_d23_d0 ;
   output Iout_d_d19_d1 ;
   wire I_inB3 ;
   wire Iin_d30 ;
   wire I_reqXX0 ;
   wire I_inB21 ;
   output Iout_d_d27_d1 ;
   wire Idly_cfg2 ;
   wire I_inB16 ;
   output Iout_d_d1_d1 ;
   wire Iin_d6 ;
   wire I_inB15 ;
   wire I_inB27 ;
   output Iout_d_d31_d1 ;
   wire I_inB18 ;
   output Iout_d_d27_d0 ;
   wire _reqX ;
   wire Iin_d5 ;
   wire Iin_d18 ;
   wire I_inB20 ;
   output Iout_d_d8_d1 ;
   wire Iin_d20 ;
   wire Iin_d2 ;
   output Iout_d_d25_d1 ;
   output Iout_d_d31_d0 ;
   output Iout_d_d6_d1 ;
   output Iin_a ;
   output Iout_d_d29_d1 ;
   wire Idly_cfg21 ;
   output Iout_d_d28_d0 ;
   output Iout_d_d10_d1 ;
   wire Iin_r ;
   wire Idly_cfg1 ;
   wire I_inB7 ;
   wire I_inB31 ;
   output Iout_d_d6_d0 ;
   output Iout_d_d3_d0 ;
   output Iout_d_d29_d0 ;
   output Iout_d_d30_d0 ;
   wire reset_B;
   output Iout_d_d9_d0 ;
   output Iout_d_d17_d1 ;
   output Iout_d_d11_d1 ;
   wire Idly_cfg20 ;
   wire Iin_d23 ;
   output Iout_d_d18_d0 ;
   wire Iin_d1 ;
   wire I_inB14 ;
   wire I_inB11 ;
   output Iout_d_d1_d0 ;
   output Iout_d_d10_d0 ;
   wire Ien_buf_out0 ;
   wire I_inB9 ;
   output Iout_d_d26_d1 ;
   wire Iin_d7 ;
   wire I_inB26 ;
   output Iout_d_d0_d0 ;
   output Iout_d_d11_d0 ;
   wire I_inB4 ;
   wire Iin_d15 ;
   wire Iin_d10 ;
   output Iout_d_d18_d1 ;
   wire I_inB13 ;
   wire Iin_d14 ;
   wire Iin_d22 ;
   wire I_inB24 ;
   output Iout_d_d12_d1 ;
   wire Iout_a ;
   wire Iin_d8 ;
   wire Iin_d24 ;
   wire I_inB30 ;
   output Iout_d_d25_d0 ;
   output Iout_d_d7_d1 ;
   output Iout_d_d9_d1 ;
   output Iout_d_d28_d1 ;
   wire Iout_v ;
   wire I_inB2 ;
   wire I_inB8 ;
   wire Iin_d13 ;
   wire Iin_d19 ;
   wire I_inB25 ;
   wire Iin_d25 ;
   wire I_inB1 ;
   wire Idly_cfg3 ;
   output Iout_d_d4_d0 ;
   output Iout_d_d15_d0 ;
   output Iout_d_d15_d1 ;
   wire Idly2_out ;
   wire Iin_d12 ;
   output Iout_d_d12_d0 ;
   output Iout_d_d21_d0 ;
   output Iout_d_d4_d1 ;
   output Iout_d_d5_d1 ;
   wire I_inB5 ;
   wire Iin_d28 ;
   wire If_buf_func31_c2 ;
   wire Iin_d11 ;
   wire _req ;
   wire _req_slowfall ;
   output Iout_d_d3_d1 ;
   output Iout_d_d0_d1 ;
   wire Iin_d3 ;
   wire Iin_d27 ;
   output Iout_d_d24_d1 ;
   wire Iin_d9 ;
   wire I_inB29 ;
   wire Iin_d29 ;
   output Iout_d_d19_d0 ;
   output Iout_d_d20_d0 ;
   output Iout_d_d22_d1 ;
   wire Idly_cfg0 ;
   output Iout_d_d14_d0 ;
   output Iout_d_d23_d1 ;
   output Iout_d_d13_d0 ;
   output Iout_d_d24_d0 ;
   output Iout_d_d21_d1 ;
   output Iout_d_d16_d1 ;
   wire Iin_d16 ;
   output Iout_d_d5_d0 ;
   output Iout_d_d20_d1 ;
   wire I_inB17 ;
   wire I_inB23 ;
   output Iout_d_d14_d1 ;
   wire Iin_d0 ;
   output Iout_d_d22_d0 ;
   wire Iin_d26 ;

// --- instances
tmpl_0_0dataflow__neuro_0_0sigbuf_364_4 Ireset_bufarray  (.in(_reset_BX), .Iout0 (I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_3C_RB_X4 Iinack_ctl  (.y(Iin_a ), .c1(_en), .c2(_req_slowfall), .c3(Iout_v ), .pr_B(_reset_BX), .sr_B(_reset_BX), .vdd(vdd), .vss(vss));
tmpl_0_0dataflow__neuro_0_0delayprog_34_4 Idly  (.out(_req), .in(Iin_r ), .Is0 (Idly_cfg0 ), .Is1 (Idly_cfg1 ), .Is2 (Idly_cfg2 ), .Is3 (Idly_cfg3 ), .vdd(vdd), .vss(vss));
INV_X1 Iout_a_inv  (.y(_out_a_B), .a(Iout_a ), .vdd(vdd), .vss(vss));
tmpl_0_0dataflow__neuro_0_0delayprog_32_4 Idly2  (.out(Idly2_out ), .in(_reqX), .Is0 (Idly_cfg20 ), .Is1 (Idly_cfg21 ), .vdd(vdd), .vss(vss));
BUF_X4 Ireset_buf  (.y(_reset_BX), .a(reset_B), .vdd(vdd), .vss(vss));
tmpl_0_0dataflow__neuro_0_0sigbuf_364_4 Ien_buf  (.in(_en), .Iout0 (Ien_buf_out0 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs0  (.y(I_inB0 ), .a(Iin_d0 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs1  (.y(I_inB1 ), .a(Iin_d1 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs2  (.y(I_inB2 ), .a(Iin_d2 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs3  (.y(I_inB3 ), .a(Iin_d3 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs4  (.y(I_inB4 ), .a(Iin_d4 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs5  (.y(I_inB5 ), .a(Iin_d5 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs6  (.y(I_inB6 ), .a(Iin_d6 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs7  (.y(I_inB7 ), .a(Iin_d7 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs8  (.y(I_inB8 ), .a(Iin_d8 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs9  (.y(I_inB9 ), .a(Iin_d9 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs10  (.y(I_inB10 ), .a(Iin_d10 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs11  (.y(I_inB11 ), .a(Iin_d11 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs12  (.y(I_inB12 ), .a(Iin_d12 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs13  (.y(I_inB13 ), .a(Iin_d13 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs14  (.y(I_inB14 ), .a(Iin_d14 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs15  (.y(I_inB15 ), .a(Iin_d15 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs16  (.y(I_inB16 ), .a(Iin_d16 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs17  (.y(I_inB17 ), .a(Iin_d17 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs18  (.y(I_inB18 ), .a(Iin_d18 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs19  (.y(I_inB19 ), .a(Iin_d19 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs20  (.y(I_inB20 ), .a(Iin_d20 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs21  (.y(I_inB21 ), .a(Iin_d21 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs22  (.y(I_inB22 ), .a(Iin_d22 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs23  (.y(I_inB23 ), .a(Iin_d23 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs24  (.y(I_inB24 ), .a(Iin_d24 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs25  (.y(I_inB25 ), .a(Iin_d25 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs26  (.y(I_inB26 ), .a(Iin_d26 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs27  (.y(I_inB27 ), .a(Iin_d27 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs28  (.y(I_inB28 ), .a(Iin_d28 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs29  (.y(I_inB29 ), .a(Iin_d29 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs30  (.y(I_inB30 ), .a(Iin_d30 ), .vdd(vdd), .vss(vss));
INV_X1 Iinput_invs31  (.y(I_inB31 ), .a(Iin_d31 ), .vdd(vdd), .vss(vss));
tmpl_0_0dataflow__neuro_0_0sigbuf_364_4 Iout_a_B_buf  (.in(_out_a_B), .Iout0 (If_buf_func31_c2 ), .vdd(vdd), .vss(vss));
OR2_X1 Ireq_dly_or  (.y(_req_slowfall), .a(_reqX), .b(Idly2_out ), .vdd(vdd), .vss(vss));
A_1C1P_X1 Ien_ctl  (.y(_en), .c1(Iin_a ), .p1(Iout_v ), .vdd(vdd), .vss(vss));
tmpl_0_0dataflow__neuro_0_0sigbuf_364_4 Ireq_bufarray  (.in(_reqX), .Iout0 (I_reqXX0 ), .vdd(vdd), .vss(vss));
BUF_X4 Ireq_buf  (.y(_reqX), .a(_req), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func0  (.y(Iout_d_d0_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB0 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func1  (.y(Iout_d_d1_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB1 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func2  (.y(Iout_d_d2_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB2 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func3  (.y(Iout_d_d3_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB3 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func4  (.y(Iout_d_d4_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB4 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func5  (.y(Iout_d_d5_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB5 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func6  (.y(Iout_d_d6_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB6 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func7  (.y(Iout_d_d7_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB7 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func8  (.y(Iout_d_d8_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB8 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func9  (.y(Iout_d_d9_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB9 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func10  (.y(Iout_d_d10_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB10 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func11  (.y(Iout_d_d11_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB11 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func12  (.y(Iout_d_d12_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB12 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func13  (.y(Iout_d_d13_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB13 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func14  (.y(Iout_d_d14_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB14 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func15  (.y(Iout_d_d15_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB15 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func16  (.y(Iout_d_d16_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB16 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func17  (.y(Iout_d_d17_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB17 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func18  (.y(Iout_d_d18_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB18 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func19  (.y(Iout_d_d19_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB19 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func20  (.y(Iout_d_d20_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB20 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func21  (.y(Iout_d_d21_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB21 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func22  (.y(Iout_d_d22_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB22 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func23  (.y(Iout_d_d23_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB23 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func24  (.y(Iout_d_d24_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB24 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func25  (.y(Iout_d_d25_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB25 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func26  (.y(Iout_d_d26_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB26 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func27  (.y(Iout_d_d27_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB27 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func28  (.y(Iout_d_d28_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB28 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func29  (.y(Iout_d_d29_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB29 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func30  (.y(Iout_d_d30_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB30 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 If_buf_func31  (.y(Iout_d_d31_d0 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(I_inB31 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func0  (.y(Iout_d_d0_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d0 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func1  (.y(Iout_d_d1_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d1 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func2  (.y(Iout_d_d2_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d2 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func3  (.y(Iout_d_d3_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d3 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func4  (.y(Iout_d_d4_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d4 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func5  (.y(Iout_d_d5_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d5 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func6  (.y(Iout_d_d6_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d6 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func7  (.y(Iout_d_d7_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d7 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func8  (.y(Iout_d_d8_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d8 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func9  (.y(Iout_d_d9_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d9 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func10  (.y(Iout_d_d10_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d10 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func11  (.y(Iout_d_d11_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d11 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func12  (.y(Iout_d_d12_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d12 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func13  (.y(Iout_d_d13_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d13 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func14  (.y(Iout_d_d14_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d14 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func15  (.y(Iout_d_d15_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d15 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func16  (.y(Iout_d_d16_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d16 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func17  (.y(Iout_d_d17_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d17 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func18  (.y(Iout_d_d18_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d18 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func19  (.y(Iout_d_d19_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d19 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func20  (.y(Iout_d_d20_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d20 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func21  (.y(Iout_d_d21_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d21 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func22  (.y(Iout_d_d22_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d22 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func23  (.y(Iout_d_d23_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d23 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func24  (.y(Iout_d_d24_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d24 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func25  (.y(Iout_d_d25_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d25 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func26  (.y(Iout_d_d26_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d26 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func27  (.y(Iout_d_d27_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d27 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func28  (.y(Iout_d_d28_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d28 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func29  (.y(Iout_d_d29_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d29 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func30  (.y(Iout_d_d30_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d30 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
A_2C2N_RB_X4 It_buf_func31  (.y(Iout_d_d31_d1 ), .c1(Ien_buf_out0 ), .c2(If_buf_func31_c2 ), .n1(Iin_d31 ), .n2(I_reqXX0 ), .pr_B(I_reset_BXX0 ), .sr_B(I_reset_BXX0 ), .vdd(vdd), .vss(vss));
endmodule