module tmpl_0_0dataflow__neuro_0_0ctree_323_4(Iin0 , Iin1 , Iin2 , Iin3 , Iin4 , Iin5 , Iin6 , Iin7 , Iin8 , Iin9 , Iin10 , Iin11 , Iin12 , Iin13 , Iin14 , Iin15 , Iin16 , Iin17 , Iin18 , Iin19 , Iin20 , Iin21 , Iin22 , out, vdd, vss); 
   input vdd;
   input vss;
   input Iin0 ;
   input Iin1 ;
   input Iin2 ;
   input Iin3 ;
   input Iin4 ;
   input Iin5 ;
   input Iin6 ;
   input Iin7 ;
   input Iin8 ;
   input Iin9 ;
   input Iin10 ;
   input Iin11 ;
   input Iin12 ;
   input Iin13 ;
   input Iin14 ;
   input Iin15 ;
   input Iin16 ;
   input Iin17 ;
   input Iin18 ;
   input Iin19 ;
   input Iin20 ;
   input Iin21 ;
   input Iin22 ;
   output out;

// -- signals ---
   wire Iin8 ;
   wire Iin22 ;
   wire Iin21 ;
   wire Itmp27 ;
   wire Itmp23 ;
   wire Itmp39 ;
   wire out ;
   wire Iin19 ;
   wire Itmp26 ;
   wire Iin20 ;
   wire Iin7 ;
   wire Iin13 ;
   wire Itmp31 ;
   wire Iin4 ;
   wire Iin0 ;
   wire Iin17 ;
   wire Iin9 ;
   wire Itmp38 ;
   wire Iin15 ;
   wire Iin1 ;
   wire Iin5 ;
   wire Itmp33 ;
   wire Iin14 ;
   wire Itmp30 ;
   wire Iin12 ;
   wire Iin11 ;
   wire Iin6 ;
   wire Itmp35 ;
   wire Itmp25 ;
   wire Iin2 ;
   wire Itmp36 ;
   wire Itmp34 ;
   wire Iin16 ;
   wire Itmp28 ;
   wire Itmp40 ;
   wire Itmp37 ;
   wire Itmp32 ;
   wire Iin18 ;
   wire Itmp29 ;
   wire Itmp24 ;
   wire Iin10 ;
   wire Iin3 ;

// --- instances
A_2C_B_X1 IC2Els0  (.y(Itmp23 ), .c1(Iin0 ), .c2(Iin1 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els1  (.y(Itmp24 ), .c1(Iin2 ), .c2(Iin3 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els2  (.y(Itmp25 ), .c1(Iin4 ), .c2(Iin5 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els3  (.y(Itmp26 ), .c1(Iin6 ), .c2(Iin7 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els4  (.y(Itmp27 ), .c1(Iin8 ), .c2(Iin9 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els5  (.y(Itmp28 ), .c1(Iin10 ), .c2(Iin11 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els6  (.y(Itmp29 ), .c1(Iin12 ), .c2(Iin13 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els7  (.y(Itmp30 ), .c1(Iin14 ), .c2(Iin15 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els8  (.y(Itmp31 ), .c1(Iin16 ), .c2(Iin17 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els9  (.y(Itmp32 ), .c1(Iin18 ), .c2(Iin19 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els10  (.y(Itmp34 ), .c1(Itmp23 ), .c2(Itmp24 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els11  (.y(Itmp35 ), .c1(Itmp25 ), .c2(Itmp26 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els12  (.y(Itmp36 ), .c1(Itmp27 ), .c2(Itmp28 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els13  (.y(Itmp37 ), .c1(Itmp29 ), .c2(Itmp30 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els14  (.y(Itmp39 ), .c1(Itmp34 ), .c2(Itmp35 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els15  (.y(out), .c1(Itmp39 ), .c2(Itmp40 ), .vdd(vdd), .vss(vss));
A_3C_B_X1 IC3Els0  (.y(Itmp33 ), .c1(Iin20 ), .c2(Iin21 ), .c3(Iin22 ), .vdd(vdd), .vss(vss));
A_3C_B_X1 IC3Els1  (.y(Itmp38 ), .c1(Itmp31 ), .c2(Itmp32 ), .c3(Itmp33 ), .vdd(vdd), .vss(vss));
A_3C_B_X1 IC3Els2  (.y(Itmp40 ), .c1(Itmp36 ), .c2(Itmp37 ), .c3(Itmp38 ), .vdd(vdd), .vss(vss));
endmodule