module tmpl_0_0dataflow__neuro_0_0ctree_331_4(Iin0 , Iin1 , Iin2 , Iin3 , Iin4 , Iin5 , Iin6 , Iin7 , Iin8 , Iin9 , Iin10 , Iin11 , Iin12 , Iin13 , Iin14 , Iin15 , Iin16 , Iin17 , Iin18 , Iin19 , Iin20 , Iin21 , Iin22 , Iin23 , Iin24 , Iin25 , Iin26 , Iin27 , Iin28 , Iin29 , Iin30 , out, vdd, vss); 
   input vdd;
   input vss;
   input Iin0 ;
   input Iin1 ;
   input Iin2 ;
   input Iin3 ;
   input Iin4 ;
   input Iin5 ;
   input Iin6 ;
   input Iin7 ;
   input Iin8 ;
   input Iin9 ;
   input Iin10 ;
   input Iin11 ;
   input Iin12 ;
   input Iin13 ;
   input Iin14 ;
   input Iin15 ;
   input Iin16 ;
   input Iin17 ;
   input Iin18 ;
   input Iin19 ;
   input Iin20 ;
   input Iin21 ;
   input Iin22 ;
   input Iin23 ;
   input Iin24 ;
   input Iin25 ;
   input Iin26 ;
   input Iin27 ;
   input Iin28 ;
   input Iin29 ;
   input Iin30 ;
   output out;

// -- signals ---
   wire Itmp31 ;
   wire Itmp50 ;
   wire Itmp48 ;
   wire Itmp42 ;
   wire Itmp41 ;
   wire Iin5 ;
   wire Iin4 ;
   wire Itmp43 ;
   wire Iin28 ;
   wire Itmp55 ;
   wire Iin27 ;
   wire Iin15 ;
   wire Iin13 ;
   wire Iin8 ;
   wire Itmp52 ;
   wire Itmp36 ;
   wire Itmp45 ;
   wire Iin20 ;
   wire Iin23 ;
   wire Iin22 ;
   wire Iin16 ;
   wire Iin7 ;
   wire Itmp33 ;
   wire Iin30 ;
   wire Iin3 ;
   wire Itmp49 ;
   wire Itmp39 ;
   wire Itmp54 ;
   wire Itmp38 ;
   wire Itmp47 ;
   wire Itmp46 ;
   wire Iin25 ;
   wire Iin19 ;
   wire Iin18 ;
   wire Itmp40 ;
   wire out ;
   wire Iin17 ;
   wire Itmp37 ;
   wire Iin10 ;
   wire Iin26 ;
   wire Iin12 ;
   wire Iin6 ;
   wire Itmp51 ;
   wire Iin21 ;
   wire Iin9 ;
   wire Iin29 ;
   wire Itmp44 ;
   wire Itmp35 ;
   wire Iin0 ;
   wire Itmp53 ;
   wire Iin24 ;
   wire Itmp34 ;
   wire Iin2 ;
   wire Iin14 ;
   wire Iin1 ;
   wire Iin11 ;
   wire Itmp32 ;

// --- instances
A_2C_B_X1 IC2Els0  (.y(Itmp31 ), .c1(Iin0 ), .c2(Iin1 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els1  (.y(Itmp32 ), .c1(Iin2 ), .c2(Iin3 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els2  (.y(Itmp33 ), .c1(Iin4 ), .c2(Iin5 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els3  (.y(Itmp34 ), .c1(Iin6 ), .c2(Iin7 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els4  (.y(Itmp35 ), .c1(Iin8 ), .c2(Iin9 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els5  (.y(Itmp36 ), .c1(Iin10 ), .c2(Iin11 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els6  (.y(Itmp37 ), .c1(Iin12 ), .c2(Iin13 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els7  (.y(Itmp38 ), .c1(Iin14 ), .c2(Iin15 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els8  (.y(Itmp39 ), .c1(Iin16 ), .c2(Iin17 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els9  (.y(Itmp40 ), .c1(Iin18 ), .c2(Iin19 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els10  (.y(Itmp41 ), .c1(Iin20 ), .c2(Iin21 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els11  (.y(Itmp42 ), .c1(Iin22 ), .c2(Iin23 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els12  (.y(Itmp43 ), .c1(Iin24 ), .c2(Iin25 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els13  (.y(Itmp44 ), .c1(Iin26 ), .c2(Iin27 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els14  (.y(Itmp46 ), .c1(Itmp31 ), .c2(Itmp32 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els15  (.y(Itmp47 ), .c1(Itmp33 ), .c2(Itmp34 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els16  (.y(Itmp48 ), .c1(Itmp35 ), .c2(Itmp36 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els17  (.y(Itmp49 ), .c1(Itmp37 ), .c2(Itmp38 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els18  (.y(Itmp50 ), .c1(Itmp39 ), .c2(Itmp40 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els19  (.y(Itmp51 ), .c1(Itmp41 ), .c2(Itmp42 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els20  (.y(Itmp53 ), .c1(Itmp46 ), .c2(Itmp47 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els21  (.y(Itmp54 ), .c1(Itmp48 ), .c2(Itmp49 ), .vdd(vdd), .vss(vss));
A_3C_B_X1 IC3Els0  (.y(Itmp45 ), .c1(Iin28 ), .c2(Iin29 ), .c3(Iin30 ), .vdd(vdd), .vss(vss));
A_3C_B_X1 IC3Els1  (.y(Itmp52 ), .c1(Itmp43 ), .c2(Itmp44 ), .c3(Itmp45 ), .vdd(vdd), .vss(vss));
A_3C_B_X1 IC3Els2  (.y(Itmp55 ), .c1(Itmp50 ), .c2(Itmp51 ), .c3(Itmp52 ), .vdd(vdd), .vss(vss));
A_3C_B_X1 IC3Els3  (.y(out), .c1(Itmp53 ), .c2(Itmp54 ), .c3(Itmp55 ), .vdd(vdd), .vss(vss));
endmodule