module tmpl_0_0dataflow__neuro_0_0ctree_313_4(Iin0 , Iin1 , Iin2 , Iin3 , Iin4 , Iin5 , Iin6 , Iin7 , Iin8 , Iin9 , Iin10 , Iin11 , Iin12 , out, vdd, vss); 
   input vdd;
   input vss;
   input Iin0 ;
   input Iin1 ;
   input Iin2 ;
   input Iin3 ;
   input Iin4 ;
   input Iin5 ;
   input Iin6 ;
   input Iin7 ;
   input Iin8 ;
   input Iin9 ;
   input Iin10 ;
   input Iin11 ;
   input Iin12 ;
   output out;

// -- signals ---
   wire out ;
   wire Iin3 ;
   wire Iin1 ;
   wire Itmp18 ;
   wire Itmp20 ;
   wire Iin0 ;
   wire Iin9 ;
   wire Itmp16 ;
   wire Iin12 ;
   wire Itmp21 ;
   wire Iin2 ;
   wire Itmp13 ;
   wire Iin11 ;
   wire Iin4 ;
   wire Itmp15 ;
   wire Itmp17 ;
   wire Iin10 ;
   wire Iin5 ;
   wire Itmp19 ;
   wire Iin7 ;
   wire Iin6 ;
   wire Itmp14 ;
   wire Iin8 ;

// --- instances
A_2C_B_X1 IC2Els0  (.y(Itmp13 ), .c1(Iin0 ), .c2(Iin1 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els1  (.y(Itmp14 ), .c1(Iin2 ), .c2(Iin3 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els2  (.y(Itmp15 ), .c1(Iin4 ), .c2(Iin5 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els3  (.y(Itmp16 ), .c1(Iin6 ), .c2(Iin7 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els4  (.y(Itmp17 ), .c1(Iin8 ), .c2(Iin9 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els5  (.y(Itmp19 ), .c1(Itmp13 ), .c2(Itmp14 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els6  (.y(Itmp20 ), .c1(Itmp15 ), .c2(Itmp16 ), .vdd(vdd), .vss(vss));
A_2C_B_X1 IC2Els7  (.y(Itmp21 ), .c1(Itmp17 ), .c2(Itmp18 ), .vdd(vdd), .vss(vss));
A_3C_B_X1 IC3Els0  (.y(Itmp18 ), .c1(Iin10 ), .c2(Iin11 ), .c3(Iin12 ), .vdd(vdd), .vss(vss));
A_3C_B_X1 IC3Els1  (.y(out), .c1(Itmp19 ), .c2(Itmp20 ), .c3(Itmp21 ), .vdd(vdd), .vss(vss));
endmodule