started adding mapper
This commit is contained in:
alexmadison
parent
f3a9f2f44c
commit
1586adc0e1
|
|
@ -540,6 +540,209 @@ defproc texel_dualcore (bd<N_IN> in, out;
|
||||||
|
|
||||||
}
|
}
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
export template<pint N_IN, // Size of input data from outside world
|
||||||
|
N_NRN_X, N_NRN_Y, N_SYN_X, N_SYN_Y, // Number of neurons / synapses
|
||||||
|
NC_NRN_X, NC_NRN_Y, NC_SYN_X, NC_SYN_Y,
|
||||||
|
N_SYN_DLY_CFG,
|
||||||
|
N_NRN_MON_X, N_NRN_MON_Y, N_SYN_MON_X, N_SYN_MON_Y,
|
||||||
|
N_MON_AMZO_PER_SYN, N_MON_AMZO_PER_NRN, // Number of signals that each synapse outputs to be monitored.
|
||||||
|
N_FLAGS_PER_SYN, N_FLAGS_PER_NRN, // Number of signals that each nrn/syn recieves from the register.
|
||||||
|
N_BUFFERS,
|
||||||
|
N_LINE_PD_DLY, // Number of dummy delays to add line pull down
|
||||||
|
N_BD_DLY_CFG, N_BD_DLY_CFG2,
|
||||||
|
REG_NCA, REG_NCW, REG_M>
|
||||||
|
defproc texel_dualcore_mapper (bd<N_IN> in, out;
|
||||||
|
|
||||||
|
Mx1of2<REG_NCW> c1_reg_data[REG_M];
|
||||||
|
|
||||||
|
bool! c1_dec_req_x[N_SYN_X], c1_dec_req_y[N_SYN_Y];
|
||||||
|
bool? c1_dec_ackB[N_SYN_X];
|
||||||
|
a1of1 c1_syn_pu[N_SYN_X];
|
||||||
|
|
||||||
|
a1of1 c1_enc_inx[N_NRN_X], c1_enc_iny[N_NRN_Y];
|
||||||
|
a1of1 c1_nrn_pd_x[N_NRN_X], c1_nrn_pd_y[N_NRN_Y];
|
||||||
|
|
||||||
|
bool! c1_nrn_mon_x[N_NRN_MON_X], c1_nrn_mon_y[N_NRN_MON_Y];
|
||||||
|
bool! c1_syn_mon_x[N_SYN_MON_X], c1_syn_mon_y[N_SYN_MON_Y];
|
||||||
|
bool? c1_syn_mon_AMZI[N_SYN_X * N_MON_AMZO_PER_SYN], c1_nrn_mon_AMZI[N_NRN_X * N_MON_AMZO_PER_NRN];
|
||||||
|
bool! c1_syn_mon_AMZO[N_MON_AMZO_PER_SYN], c1_nrn_mon_AMZO[N_MON_AMZO_PER_NRN];
|
||||||
|
bool! c1_syn_flags_EFO[N_FLAGS_PER_SYN], c1_nrn_flags_EFO[N_FLAGS_PER_NRN];
|
||||||
|
|
||||||
|
bool! c1_reset_nrn_hs_BO[N_NRN_X], c1_reset_syn_hs_BO[N_SYN_X],
|
||||||
|
c1_reset_nrn_stge_BO[N_NRN_X], c1_reset_syn_stge_BO[N_SYN_X];
|
||||||
|
|
||||||
|
Mx1of2<REG_NCW> c2_reg_data[REG_M];
|
||||||
|
|
||||||
|
bool! c2_dec_req_x[N_SYN_X], c2_dec_req_y[N_SYN_Y];
|
||||||
|
bool? c2_dec_ackB[N_SYN_X];
|
||||||
|
a1of1 c2_syn_pu[N_SYN_X];
|
||||||
|
|
||||||
|
a1of1 c2_enc_inx[N_NRN_X], c2_enc_iny[N_NRN_Y];
|
||||||
|
a1of1 c2_nrn_pd_x[N_NRN_X], c2_nrn_pd_y[N_NRN_Y];
|
||||||
|
|
||||||
|
bool! c2_nrn_mon_x[N_NRN_MON_X], c2_nrn_mon_y[N_NRN_MON_Y];
|
||||||
|
bool! c2_syn_mon_x[N_SYN_MON_X], c2_syn_mon_y[N_SYN_MON_Y];
|
||||||
|
bool? c2_syn_mon_AMZI[N_SYN_X * N_MON_AMZO_PER_SYN], c2_nrn_mon_AMZI[N_NRN_X * N_MON_AMZO_PER_NRN];
|
||||||
|
bool! c2_syn_mon_AMZO[N_MON_AMZO_PER_SYN], c2_nrn_mon_AMZO[N_MON_AMZO_PER_NRN];
|
||||||
|
bool! c2_syn_flags_EFO[N_FLAGS_PER_SYN], c2_nrn_flags_EFO[N_FLAGS_PER_NRN];
|
||||||
|
|
||||||
|
bool! c2_reset_nrn_hs_BO[N_NRN_X], c2_reset_syn_hs_BO[N_SYN_X],
|
||||||
|
c2_reset_nrn_stge_BO[N_NRN_X], c2_reset_syn_stge_BO[N_SYN_X];
|
||||||
|
|
||||||
|
bool? bd_dly_cfg[N_BD_DLY_CFG], bd_dly_cfg2[N_BD_DLY_CFG2];
|
||||||
|
bool? loopback_en;
|
||||||
|
power supply;
|
||||||
|
bool? reset_B, reset_reg_B, reset_syn_stge_BI;
|
||||||
|
|
||||||
|
// MAPPER STUFF
|
||||||
|
|
||||||
|
avMx1of2<30> out_sram_wr; // Input packets to go to SRAM (rw word addr)
|
||||||
|
avMx1of2<8> out_sram_spk; // Spike packets from enc to go to SRAM (core-nrn addr)
|
||||||
|
avMx1of2<15> in_sram_r; // Readout packets from SRAM (data only)
|
||||||
|
avMx1of2<14> in_sram_spk // Spike packets from SRAM (core-syn addr)
|
||||||
|
|
||||||
|
){
|
||||||
|
|
||||||
|
// Reset buffers
|
||||||
|
bool _reset_BX;
|
||||||
|
BUF_X12 reset_buf(.a = reset_B, .y = _reset_BX, .vdd = supply.vdd, .vss = supply.vss);
|
||||||
|
|
||||||
|
bd2qdi<N_IN, N_BD_DLY_CFG, N_BD_DLY_CFG2> _bd2qdi(.in = in, .dly_cfg = bd_dly_cfg, .dly_cfg2 = bd_dly_cfg2,
|
||||||
|
.reset_B = _reset_BX, .supply = supply);
|
||||||
|
fifo<N_IN,N_BUFFERS> fifo_in2fork(.in = _bd2qdi.out, .reset_B = _reset_BX, .supply = supply);
|
||||||
|
|
||||||
|
fork<N_IN> _fork(.in = fifo_in2fork.out, .reset_B = _reset_BX, .supply = supply);
|
||||||
|
|
||||||
|
// Loopback
|
||||||
|
fifo<N_IN,N_BUFFERS> fifo_fork2drop(.in = _fork.out1, .reset_B = _reset_BX, .supply = supply);
|
||||||
|
dropper_static<N_IN, false> _loopback_dropper(.in = fifo_fork2drop.out, .cond = loopback_en,
|
||||||
|
.supply = supply);
|
||||||
|
fifo<N_IN,N_BUFFERS> fifo_drop2mrg(.in = _loopback_dropper.out, .reset_B = _reset_BX, .supply = supply);
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
// dmx to SRAM
|
||||||
|
bool to_sram, to_cores;
|
||||||
|
demux<32> sram_dmx(.in = _fork.out2, .supply = supply, .reset_B = _reset_BX);
|
||||||
|
sram_dmx.cond.d.d[0].t = to_sram;
|
||||||
|
sram_dmx.cond.d.d[0].f = to_cores;
|
||||||
|
AND2_X1 sram_dmx_and(.a = sram_dmx.in.d.d[30].f, .b = sram_dmx.in.d.d[29].t,
|
||||||
|
.y = to_sram,
|
||||||
|
.vdd = supply.vdd, .vss = supply.vss);
|
||||||
|
OR3_X1 sram_dmx_or(.a = sram_dmx.in.d.d[30].t, .b = sram_dmx.in.d.d[30].t, .c = sram_dmx.in.d.d[29].f,
|
||||||
|
.y = to_cores,
|
||||||
|
.vdd = supply.vdd, .vss = supply.vss);
|
||||||
|
slice_data<32, 0, 29> pre_sram_slice(.in = sram_dmx.out2, .supply = supply);
|
||||||
|
out_sram_wr.a = pre_sram_slice.out.a;
|
||||||
|
out_sram_wr.v = pre_sram_slice.out.v;
|
||||||
|
(i:29:out_sram_wr.d.d[i] = pre_sram_slice.out.d.d[i];)
|
||||||
|
out_sram_wr.d.d[29] = pre_sram_slice.in.d.d[31];
|
||||||
|
|
||||||
|
|
||||||
|
// Onwards to core demux
|
||||||
|
fifo<N_IN,N_BUFFERS> fifo_fork2dmx(.in = sram_dmx.out1, .reset_B = _reset_BX, .supply = supply);
|
||||||
|
demux_bit_msb<N_IN-1> core_dmx(.in = fifo_fork2dmx.out, .reset_B = _reset_BX, .supply = supply);
|
||||||
|
fifo<N_IN-1,N_BUFFERS> fifo_dmx2core1(.in = core_dmx.out1, .reset_B = _reset_BX, .supply = supply);
|
||||||
|
fifo<N_IN-1,N_BUFFERS> fifo_dmx2core2(.in = core_dmx.out2, .reset_B = _reset_BX, .supply = supply);
|
||||||
|
|
||||||
|
// Cores
|
||||||
|
texel_core<N_IN-1,N_NRN_X, N_NRN_Y, N_SYN_X, N_SYN_Y,NC_NRN_X, NC_NRN_Y, NC_SYN_X, NC_SYN_Y,N_SYN_DLY_CFG,N_NRN_MON_X, N_NRN_MON_Y, N_SYN_MON_X, N_SYN_MON_Y,N_MON_AMZO_PER_SYN, N_MON_AMZO_PER_NRN,N_FLAGS_PER_SYN, N_FLAGS_PER_NRN,N_BUFFERS,N_LINE_PD_DLY, REG_NCA, REG_NCW, REG_M>
|
||||||
|
core1(.in = fifo_dmx2core1.out,
|
||||||
|
|
||||||
|
.reg_data = c1_reg_data,
|
||||||
|
// .synapses = c1_synapses,
|
||||||
|
// .neurons = c1_neurons,
|
||||||
|
|
||||||
|
.dec_req_x = c1_dec_req_x, .dec_req_y = c1_dec_req_y,
|
||||||
|
.dec_ackB = c1_dec_ackB,
|
||||||
|
.syn_pu = c1_syn_pu,
|
||||||
|
|
||||||
|
.enc_inx = c1_enc_inx, .enc_iny = c1_enc_iny,
|
||||||
|
.nrn_pd_x = c1_nrn_pd_x, .nrn_pd_y = c1_nrn_pd_y,
|
||||||
|
|
||||||
|
.nrn_mon_x = c1_nrn_mon_x, .nrn_mon_y = c1_nrn_mon_y,
|
||||||
|
.syn_mon_x = c1_syn_mon_x, .syn_mon_y = c1_syn_mon_y,
|
||||||
|
.syn_mon_AMZI = c1_syn_mon_AMZI, .nrn_mon_AMZI = c1_nrn_mon_AMZI,
|
||||||
|
.syn_mon_AMZO = c1_syn_mon_AMZO, .nrn_mon_AMZO = c1_nrn_mon_AMZO,
|
||||||
|
.syn_flags_EFO = c1_syn_flags_EFO, .nrn_flags_EFO = c1_nrn_flags_EFO,
|
||||||
|
|
||||||
|
.reset_B = _reset_BX, .reset_reg_B = reset_reg_B, .reset_syn_stge_BI = reset_syn_stge_BI,
|
||||||
|
.reset_syn_hs_BO = c1_reset_syn_hs_BO, .reset_syn_stge_BO = c1_reset_syn_stge_BO,
|
||||||
|
.reset_nrn_hs_BO = c1_reset_nrn_hs_BO, .reset_nrn_stge_BO = c1_reset_nrn_stge_BO,
|
||||||
|
|
||||||
|
.supply = supply
|
||||||
|
);
|
||||||
|
|
||||||
|
|
||||||
|
texel_core<N_IN-1,N_NRN_X, N_NRN_Y, N_SYN_X, N_SYN_Y,NC_NRN_X, NC_NRN_Y, NC_SYN_X, NC_SYN_Y,N_SYN_DLY_CFG,N_NRN_MON_X, N_NRN_MON_Y, N_SYN_MON_X, N_SYN_MON_Y,N_MON_AMZO_PER_SYN, N_MON_AMZO_PER_NRN,N_FLAGS_PER_SYN, N_FLAGS_PER_NRN,N_BUFFERS,N_LINE_PD_DLY, REG_NCA, REG_NCW, REG_M>
|
||||||
|
core2(.in = fifo_dmx2core2.out,
|
||||||
|
|
||||||
|
.reg_data = c2_reg_data,
|
||||||
|
// .synapses = c2_synapses,
|
||||||
|
// .neurons = c2_neurons,
|
||||||
|
|
||||||
|
.dec_req_x = c2_dec_req_x, .dec_req_y = c2_dec_req_y,
|
||||||
|
.dec_ackB = c2_dec_ackB,
|
||||||
|
.syn_pu = c2_syn_pu,
|
||||||
|
|
||||||
|
.enc_inx = c2_enc_inx, .enc_iny = c2_enc_iny,
|
||||||
|
.nrn_pd_x = c2_nrn_pd_x, .nrn_pd_y = c2_nrn_pd_y,
|
||||||
|
|
||||||
|
.nrn_mon_x = c2_nrn_mon_x, .nrn_mon_y = c2_nrn_mon_y,
|
||||||
|
.syn_mon_x = c2_syn_mon_x, .syn_mon_y = c2_syn_mon_y,
|
||||||
|
.syn_mon_AMZI = c2_syn_mon_AMZI, .nrn_mon_AMZI = c2_nrn_mon_AMZI,
|
||||||
|
.syn_mon_AMZO = c2_syn_mon_AMZO, .nrn_mon_AMZO = c2_nrn_mon_AMZO,
|
||||||
|
.syn_flags_EFO = c2_syn_flags_EFO, .nrn_flags_EFO = c2_nrn_flags_EFO,
|
||||||
|
|
||||||
|
.reset_B = _reset_BX, .reset_reg_B = reset_reg_B, .reset_syn_stge_BI = reset_syn_stge_BI,
|
||||||
|
.reset_syn_hs_BO = c2_reset_syn_hs_BO, .reset_syn_stge_BO = c2_reset_syn_stge_BO,
|
||||||
|
.reset_nrn_hs_BO = c2_reset_nrn_hs_BO, .reset_nrn_stge_BO = c2_reset_nrn_stge_BO,
|
||||||
|
|
||||||
|
.supply = supply
|
||||||
|
);
|
||||||
|
|
||||||
|
fifo<N_IN-1,N_BUFFERS> fifo_core1out(.in = core1.out, .reset_B = _reset_BX, .supply = supply);
|
||||||
|
fifo<N_IN-1,N_BUFFERS> fifo_core2out(.in = core2.out, .reset_B = _reset_BX, .supply = supply);
|
||||||
|
|
||||||
|
|
||||||
|
// Merge cores
|
||||||
|
append<N_IN-1, 1, 0> append_core1(.in = fifo_core1out.out, .supply = supply);
|
||||||
|
append<N_IN-1, 1, 1> append_core2(.in = fifo_core2out.out, .supply = supply);
|
||||||
|
merge<N_IN> merge_core1x2(.in1 = append_core1.out, .in2 = append_core2.out,
|
||||||
|
.supply = supply, .reset_B = _reset_BX);
|
||||||
|
|
||||||
|
// Merge cores and loopback
|
||||||
|
merge<N_IN> merge_drop8core(.in1 = merge_core1x2.out, .in2 = fifo_drop2mrg.out,
|
||||||
|
.reset_B = _reset_BX, .supply = supply);
|
||||||
|
|
||||||
|
// qdi2bd
|
||||||
|
fifo<N_IN, N_BUFFERS> fifo_mrg2bd(.in = merge_drop8core.out,
|
||||||
|
.reset_B = _reset_BX, .supply = supply);
|
||||||
|
qdi2bd<N_IN, N_BD_DLY_CFG> _qdi2bd(.in = fifo_mrg2bd.out, .out = out, .dly_cfg = bd_dly_cfg,
|
||||||
|
.reset_B = _reset_BX, .supply = supply);
|
||||||
|
|
||||||
|
}
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
}
|
}
|
||||||
}
|
}
|
||||||
|
|
||||||
|
|
|
||||||
Loading…
Reference in New Issue